asus 1050ti expedition oc нет признаков жизни (Страница 1) — Ремонт видеокарт — SERVICE CORE FORUM
Hardware

Некоторые особенности цепей питания видеокарт ASUS GTX1050Ti версий Expedition и STRIX

Видеокарты Nvidia GT1050Ti модификации Expedition, выпускавшиеся компанией ASUS, являются урезанной версией чуть более солидных адаптеров серии Strix, собиравшихся на очень похожих платах.

Иногда данные видеокарты (как и многие другие) прекращают работу из-за нарушений в функционировании механизма постепенной подачи рабочих напряжений (Power Sequence). В этом случае, при диагностике неработающей видеокарты Nvidia на этапе проверки напряжений фиксируется отсутствие какого-либо из них, а затем производится поиск и исправление “виновного”.

В данной статье рассматриваются некоторые особенности цепей видеокарт ASUS GeForce GT1050Ti модификации Expedition, отвечающих за формирование напряжения PEX. Материал, представленный здесь, является дополнением к информации, изложенной на странице “Ремонт видеокарт Nvidia с проблемным вольтажом по линии РЕХ“. Он нужен как памятка для того, чтобы при необходимости освежить/получить соответствующие знания, необходимые при ремонте подобных карт.

Как формируется напряжение PEX на видеокартах ASUS GeForce GT1050Ti Expedition/Strix?

На видеокарте ASUS GTX1050Ti-O4G Expedition вольтаж PEX появляется после подачи питающих напряжений +3.3 и 12 V из которых последовательно формируются вольтажи 5, 1.8 и NVVDD (питание GPU). Наличие вольтажа PEX является необходимым условием для включения каскада, формирующего напряжение питания памяти FBVDDQ, после чего видеокарта начинает полноценно работать.

Напряжение PEX на видеокарте ASUS GT1050Ti O4G-Ex формируется из вольтажа +12 V, который приходит на вывод 1 понижающего преобразователя NB671LBGQ-Z (элемент PU26), выходит через выводы 8,9, 15,16 (P_PEX_VDD_PHASE, Switch Output микросхемы) на дроссель PL3.

Расположение преобразователя NB671 и контакты, на которые приходит напряжение PEX:

Схема включения и назначение выводов понижающего преобразователя NB671:

Вольтаж на выходе NB671 регулируется в пределах от 0.604 до 5.5 вольт с помощью резистивного делителя, подключенного к выходу и ко входу обратной связи (на видеокарте – сигнал P_G2_FB_10, резисторы PR348 на 6.81K (верхний) и PR348 на 10K).

Запуск NB671 осуществляется при наличии на выводе 13 сигнала включения (EN) – PS_PWR_EN_SEQ, формирующегося на TC7SZ08FU, двухвходовом логическом элементе “И” в корпусе SSOP5.

TC7SZ08FU (элемент U3) на boardview видеокарты STRIX-GTX1050TI-O4G-GAMING:

Назначение выводов TC7SZ08FU:

Для появления PS_PWR_EN_SEQ (EN для вольтажа PEX) на выходе 4 логики TC7SZ08FU необходимо обеспечить наличие сигналов PS_NVVDD_EN_PROT (вывод 1) и PS_NVVDD_PG (пин 2):

Сигнал PS_NVVDD_PG на логический элемент приходит с вывода 48 ШИМ-контроллера uP9501P (элемент PU32003):

Если PS_NVVDD_PG отсутствует, то напряжение питания контроллера PEX_VDD не формируется, а также не включается фаза питания MEM (на нее не приходит PG с 4-го вывода NB671 (элемент PU26).

Чтобы понять, почему не появляется сигнал PS_NVVDD_PG на главном ШИМ-контроллере, нужно разобраться с тем, как он работает. Особое внимание следует обратить на входы PG, так как отсутствие сигнала на одном из них как раз и приводит к пропаданию PS_NVVDD_PG на выходе контроллера.

Типовое трехфазное подключение ШИМ-контроллера uP1608P:

Назначение выводов ШИМ-контроллера up9501p на видеокарте ASUS EX-GT1050Ti-O4G

На видеокартах ASUS EX-GT1050Ti-O4G и STRIX-GTX1050TI-O4G-GAMING используется PWM-контроллер UP9501PQGK производства фирмы uPI Semiconductor в корпусе VQFN-48. В открытом доступе отсутствует его техпаспорт (datasheet), но можно воспользоваться информацией по uP1608P, который по пинам и функционалу схож с 9501-й микросхемой:

asus 1050ti expedition oc нет признаков жизни (Страница 1) — Ремонт  видеокарт — SERVICE CORE FORUM

Контроллер up9501p имеет следующее назначение выводов:

Pin 1 – сигнал P_G_PS2_10 (PS2, Power Saving Mode Setting Input 2). Этот вывод соединяется с GND через резистор PGR18 номиналом 120K для установки порога уменьшения фазы (phase reduction threshold):

Pin 2 – P_G_SS_10 (SS, Soft Start) – через конденсатор PGC9 на 0.033UF/16V (расположен на обратной стороне платы) соединен с GND. Задает время soft-старта;

Pin 3 – PS_NVVDD_EN (EN, Chip Enable). Если напряжение на этом выводе меньше 0.4V, контроллер выключается;

Pin 4 – P_G_DAC_10 (DAC Output), соединен с левым контактом пустышки PGR22 (висит в воздухе);

Pin 5 – P_G_EAP_10 (EAP – Non-Inverting Input of the Error Amplifier), не-инвертирующий вход усилителя ошибки. Через резистор PGR58 на 576 OHM соединен с REFOUT_10 (выводом 5) микросхемы UP1815AMA8-B2 (элемент PGU2, вольтаж 0.8V) и блокировочным керамическим конденсатором PGC29 на 0.1UF/16V:

Pin 6 – P_G_FB_10 (Feedback, обратная связь), инвертирующий вход усилителя ошибки:

Pin 7 – P_G_COMP_10 (COMP Compensation) – выход усилителя ошибки;

Pin 8 – P_G_CSP_10 (CSP), плюсовой вход токового датчика GM усилителя;

Pin 9 – P_G_R_CSN_10 (CSN), минусовой вход токового датчика GM усилителя, соединен c резистором PGR24 на 1.5К (0603);

Pin 10 – P_G_IMAX_10 (выход индикации Imax), соединяется с GND через резистор PGR26 на 9.53K OHM, который используется для установки уровня over current protection:

Pin 11 – P_G_OFS_10, через резистор PGR25 на 31.6K OHM соединяется с GND;

Pin 12 – P_G_PS1_10 (PS1), вывод 1 для установки режима Power Saving. Соединяется с GND через резистор PGR27 на 120K OHM:

Pin 13 – P_G_ISEN4_10 (ISEN4) – датчик тока для фазы 4 для видеокарт ASUS ROG STRIX GTX 1050 Ti. На GTX 1050 Ti Expedition не используется;

Pin 14 – P_G_ISEN3_10 (ISEN3) – датчик тока для фазы 3. Через резистор PGR41 на 2.49К соединен с дросселем PGL3:

Pin 15 – P_G_ISEN2_10 (ISEN2) – датчик тока для фазы 2. Через резистор PGR42 на 2.49К соединен с дросселем PGL2;

Pin 16 – P_G_ISEN1_10 (ISEN1) – датчик тока для фазы 1. Через резистор PGR41 на 2.49К соединен с дросселем PGL1;

Pin 17 – P_G_RT_10 (RT), вывод для программирования частоты работы ШИМ. Соединяется резистором PGR35 на 24К (расположен с обратной стороны платы) с GND;

Pin 18 – P_G_VCC5_20 (VCC5), питание 5V для контрольной цепи. Подается через резистор PGR36 на 4.7 Ом (расположен с обратной стороны платы) от линейного преобразователя AS7805ADTR-G1 (PU4):

Pin 19 – не используется;

Pin 20 – P_G_FB+_10 (VOUT), контроль выходного напряжения. Через резистор-нулевик PGR7 соединяется с выводом GPU_NVVDD_Sense чипа GP107-400-A1;

Pin 21 – P_G_TM_10, мониторинг температуры. Соединен с NTC-термистором PTR1 TKS/TSM0B103H3371RZ на 10K (реально на плате стоит резистор номиналом 2.94К):

Pin 22 – P_G_VRHOT_10 (выход VR HOT Output)

Pin 23 – P_G_PWM4_10 (ШИМ выход 4-й фазы), на GTX 1050 Ti Expedition не используется;

Pin 24 – P_G_BST3_30 (BOOT3), сигнал BOOT для 3-й фазы, соединен с диодом Шоттки BAT54AW-L (PGD2), который, в свою очередь, через резистор PGR20 на 2.2 Ом соединен с +12V (P_G_VCC12_20):

Pin 25 – P_G_HG3_30 (UG3), управление затвором верхнего MOSFET M3054 фазы 3 (PGQ7):

Pin 26 – P_G_PHASE3_30 (PH3), третья фаза;

Pin 27 – P_G_LG3_30 (LG3), выход управления затвором нижнего MOSFET-а M3056 фазы 3 (PGQ9);

Pin 28 – P_G_VCC12_20 (VCC12B), питание +12 вольт:

Pin 29 – P_G_LG2_30 (LG2), выход управления затвором нижнего MOSFET-а M3056 фазы 2 (PGQ6);

Pin 30 – P_G_PHASE2_30 (PH2) – вторая фаза;

Pin 31 – P_G_HG2_30 (UG2), управление затвором верхнего MOSFET M3054 фазы 2 (PGQ4);

Pin 32 – P_G_BST2_30 (BOOT2), фаза 2;

Pin 33 – P_G_VCC12_20 (VCC12A), питание +12 вольт;

Pin 34 – P_G_LG1_30 (LG1), выход управления затвором нижнего MOSFET M3056 фазы 1 (PGQ3);

Pin 35 – P_G_PHASE1_30 (PH1), фаза 1;

Pin 36 – P_G_HG1_30 (UG1), управление затвором верхнего MOSFET M3054 фазы 1 (PGQ1);

Pin 37 – P_G_BST1_30 (BOOT1), фаза 1;

Pins 38-45 – GPIO19_NVAPI_7- GPIO0_NVAPI_0 (VID 7-0), выходы цифро-аналогового преобразователя;

Pin 46 – P_G_FB-_10 (FBRTN);

Pin 47 – P_G_VRSEL_10 (VRSEL), выбор таблицы VID;

Pin 48 – PS_NVVDD_PG (VR_RDY) – индикация готовности ШИМ-контроллера. Сигнал, разрешающий работу следующих каскадов формирования напряжений.

Один комментарий

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *